[정보통신신문=박남수기자]

광주과학기술원(지스트) 연구진이 국내 반도체 산업의 미래 투자처로 주목받고 있는 시스템 반도체 분야에서 회로 설계에 필수적인 트랜지스터 컴팩트 모델의 최대 오차를 6% 이하로 낮추는데 성공했다.

이번 연구 성과로 컴팩트 모델의 정확성이 향상되면 회로 설계 시, 컴팩트 모델의 한계에 따른 오차를 줄여 시스템 반도체 설계의 정확성을 개선할 수 있을 것으로 기대된다.

시스템 반도체는 연산·제어 등의 정보처리 기능을 가진 반도체. 삼성전자는 2030년까지 시스템 반도체 분야 연구개발 및 생산시설 확충에 133조원을 투자하고, 전문인력 1만5000명을 채용한다고 발표(2019)한 바 있다.

컴팩트 모델은 회로를 구성하는 트랜지스터의 전류-전압 특성을 간단한(Compact) 수식으로 표현한 모델. 회로의 전기적인 특성을 계산하는 SPICE 프로그램에서 사용되므로, 회로 설계에서 필수적인 모델이다.

글로벌 반도체 품귀 현상에 따라 반도체 주문에서 최종 납품까지 걸리는 시간이 계속 늘고 있는 가운데, 특히 시스템 반도체 분야에서는 설계의 정확성을 위해 정확한 트랜지스터 컴팩트 모델이 필수적이다.

그동안 공정 및 설계에 따라 달라지는 트랜지스터의 단면 모양은 보편적인 컴팩트 모델을 개발하는 데 한계로 작용하고 있다. 또 전 세계 반도체 제조회사들이 사용해 온 BSIM*과 같은 기존 모델들은 복잡한 단면 구조를 가진 최신 트랜지스터에 적용하는 데 한계가 있다.

BSIM(Berkeley Short-channel IGFET Model)은 미국 UC 버클리 대학의 BSIM 그룹에서 개발한 트랜지스터 컴팩트 모델로 현재 가장 널리 사용되는 컴팩트 모델들 중 하나다.

기존 컴팩트 모델들은 간단한 단면들로부터 귀납적으로 얻어진 근사적인 관계식을 사용하고 있으며, 부정확한 모델에 의해 발생하는 오차들은 모델 파라미터의 미세 조정을 통해 줄여나간다. 이 과정에 많은 시간과 인력이 필요하다.

지스트 홍성민 교수(전기전자컴퓨터공학부) 연구팀은 어떤 트랜지스터 단면에도 적용할 수 있는 보편적인 컴팩트 모델을 유도했다.

연구팀은 트랜지스터의 단면 모양이 다르더라도 게이트 전압에 따른 전하량은 경험적 관계식을 근사적으로 따른다는 사실에 착안하여 어떤 트랜지스터 단면에도 적용할 수 있는 보편적인 관계식을 유도해 계산 결과의 최대 오차를 6 % 이하로 낮추는데 성공했다.

연구팀은 트랜지스터 단면에 알맞은 일반화된 좌표를 생성한 후, 이 좌표로부터 가중치(Weighting factor)를 계산했다. 이후 컴팩트 모델 개발 과정에서 이 가중치를 사용하여 단면 모양에 상관없이 성립하는 보편적인 컴팩트 모델을 유도했다. 유도된 컴팩트 모델에 사용되는 파라미터들은 주어진 단면으로부터 손쉽게 계산 가능하여 별도의 미세 조정이 필요하지 않다.

유도된 보편적인 컴팩트 모델과 기존 모델에서 사용되는 경험적인 관계식을 비교해 보면 전체적인 형태는 유사하지만 각 항의 계수가 다름을 알 수 있으며, 이러한 차이로 인해 계산 결과에서도 차이가 발생한다. 고려된 모든 단면 모양에서 유도된 보편적인 컴팩트 모델은 기존 모델보다 향상된 정확도를 보였다.

홍성민 교수는 “본 연구 성과는 컴팩트 모델의 유도 과정을 명확하게 밝히고 정확도를 향상시켰다는 데 가장 큰 의의가 있다”며 “향후 반도체 소자 시뮬레이션과 컴팩트 모델을 하나로 연결하기 위한 연구에도 기여할 것으로 기대된다”고 말했다.

홍성민 교수가 주도하고 박사과정 이광운 학생이 참여한 이번 연구는 과학기술정보통신부가 지원하는 개인기초연구사업(중견)과 국가핵심소재연구단(플랫폼형)의 지원을 받아 수행되었으며, 연구 성과는 반도체 소자 분야의 세계적인 학술지인 ‘IEEE Transactions on Electron Devices’에 2022년 4월 15일 온라인 게재됐다.

박남수 기자 다른기사 보기