3D 패키지 개발도 속도
전장 포트폴리오 확대
전기차·자율주행 시장 선도
[정보통신신문=서유덕기자]
삼성전자가 현지시간 19일 전 세계 자동차 산업의 중심지인 독일 뮌헨에서 ‘삼성 파운드리 포럼 2023’을 개최하고, 최첨단 공정 로드맵과 전장(Automotive) 등 응용처별 파운드리 전략을 공개했다.
이날 삼성전자는 최첨단 2나노 공정부터 8인치 웨이퍼를 활용한 레거시 공정에 이르기까지 다양한 맞춤형 솔루션을 선보였다. 삼성 파운드리 생태계(SAFE: Samsung Advanced Foundry Ecosystem) 파트너들은 부스 전시를 통해 최신 파운드리 기술 트렌드와 향후 발전 방향을 공유했다.
삼성전자는 지난 9월 IAA 행사에 이어 유럽 고객과의 협력을 확대하며 전장 시장에서의 입지를 다졌다.
이번 포럼에서 삼성전자는 최첨단 2나노 전장 솔루션 양산 준비를 2026년 완료하는 한편, 차세대 내장형 자기저항메모리(eMRAM)와 8인치 BCD 공정 포트폴리오를 확대한다고 밝혔다.
eMRAM은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작 가능한 전장용 차세대 핵심 메모리 반도체다.
삼성전자는 이번 포럼에서 업계 최초로 5나노 eMRAM 개발 계획을 밝히는 등 차세대 전장 파운드리 기술을 선도하겠다는 포부를 밝혔다.
2019년 업계 최초로 28나노 공정 기반 eMRAM 탑재 제품을 양산한 바 있는 삼성전자는 현재 내년 완료를 목표로 14나노 eMRAM을 개발 중이다.
삼성전자는 2026년 8나노, 2027년 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 8나노 eMRAM의 경우, 이전 14나노 대비 집적도는 30%, 속도는 33% 증가할 것으로 기대된다.
BCD 공정은 아날로그·디지털 신호제어와 고전압 관리 트랜지스터를 하나의 칩에 구현하는 것으로, 주요 전장부품 중 하나인 전력반도체 생산에 활용된다.
삼성전자는 현재 양산 중인 130나노 전장 8인치 BCD 공정을 2025년 90나노까지 확대할 계획이다. 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소가 기대된다.
이 밖에, 삼성전자는 최첨단 패키지 협의체를 주도하며 전장과 고성능컴퓨팅(HPC) 등 응용처별 차별화된 2.5D, 3D 패키지 솔루션을 개발해 나갈 예정이다.
삼성전자는 파운드리 고객사와 메모리, 패키지 기판, 테스트 전문 기업 등 20개 파트너와 함께 최첨단 패키지 협의체인 MDI(Multi Die Integration) Alliance를 구축했다.
한편, 삼성전자는 지난 6월 27일 미국, 7월 4일 한국, 10월 17일 일본에서 삼성 파운드리 포럼 2023을 개최하고 파운드리 생태계 구축을 위한 인사이트와 혁신 기술을 공유했다.
삼성전자는 오프라인 행사에 참석하지 못한 글로벌 고객을 위해 내달 2일부터 올해 말까지 삼성전자 반도체 공식 홈페이지에 행사 내용을 공개할 계획이다.