UPDATED. 2024-04-26 19:26 (금)
AMAT, EUV 공정미세화 및 GAA 기술 발표
AMAT, EUV 공정미세화 및 GAA 기술 발표
  • 서유덕 기자
  • 승인 2022.04.28 18:07
  • 댓글 0
이 기사를 공유합니다

스텐사 CVD로 2D EUV 로직 공정 미세화 확대
신규 IMS 시스템 2종 포함 3D GAA 기술 공개
3D 반도체 구조인 핀펫(왼쪽)과 GAA(오른쪽) 비교. [출처=어플라이드머티어리얼즈]

[정보통신신문=서유덕기자]

어플라이드머티어리얼즈(AMAT)가 극자외선(EUV)으로 2D 반도체 공정을 미세화할 수 있는 기술과 차세대 3D 게이트올어라운드(GAA) 트랜지스터 제조를 위한 기술 포트폴리오를 발표했다.

반도체 제조사들은 트랜지스터 집적도를 높이기 위해 두 가지 방법에 집중하고 있다. 그 중 하나는 전통적인 무어의 법칙에 기반한 선폭 미세화다. EUV 노광과 재료 공학을 사용해 선폭을 축소하는 것이다. 다른 하나는 설계 기술 공동최적화(DTCO)와 3D 기술로 로직 셀 레이아웃을 효율적으로 최적화해 집적도를 높이는 것이다. 지금까지는 평면 구조의 한계를 극복하기 위한 3D 구조로 핀펫(FinFET)을 사용해 왔다.

핀펫을 넘어, 후면 배전망과 GAA 트랜지스터를 포함하는 새로운 3D 반도체 설계법은 전통적 2D 공정미세화의 한계를 극복, 향후 몇 년 간 로직 집적도를 획기적으로 개선할 것으로 기대된다. 이 기술들을 병행해 사용하면 반도체 제조사는 PPACt(전력∙성능∙크기∙비용∙시장출시기간)가 향상된 차세대 로직 칩을 더욱 쉽게 개발할 수 있다.

프라부 라자(Prabu Raja) AMAT 반도체 제품 그룹 부사장 겸 총괄 매니저는 “고객을 위해 PPACt를 실현하는 기업이 되는 것이 우리의 전략”이라며 “EUV로 2D 공정미세화를 지속할 수 있는 7개의 혁신 기술을 공개했다”고 말했다. 그는 “GAA 트랜지스터는 오늘날의 핀펫(FinFET) 트랜지스터와는 근본적으로 다른 방식으로 제작된다”면서 “GAA 게이트 산화물과 메탈 게이트 구현을 위한 2종의 새로운 IMS(Integrated Materials Solutions)를 개발했으며, 에피택시(epitaxy) 공정과 원자층 증착, 선택적 박막 제거 공정 등 GAA 구현을 위한 다양한 장비들을 발표했다”고 설명했다.

 

2D 공정미세화 확대

EUV 리소그래피의 출현으로 반도체 제조사들은 선폭을 줄이고 트랜지스터 집적도를 높일 수 있게 됐다. 그러나 EUV를 통한 공정미세화를 지속하기 위해 증착, 식각, 계측 공정에서 새로운 방식을 찾아야하는 과제를 안게 됐다.

EUV 레지스트 개발에 이어 웨이퍼에 패턴을 형성하기 위해서는 하드마스크나 여러 희생 레이어들의 증착과 식각이 필요하다. 이 때 사용되는 희생 레이어들은 일반적으로 스핀온(spin-on) 방식으로 증착된다. AMAT가 새로 공개한 EUV용 ‘스텐사 어드밴스드 패터닝 필름(Stensar Advanced Patterning Film)’은 어플라이드의 ‘프리시전 CVD(Precision CVD)’ 시스템을 통해 증착된다. 어플라이드의 CVD 필름은 스핀온 증착과 다르게 EUV 하드마스크 레이어 두께와 식각 특성을 조절할 수 있다. 반도체 제조사가 이 필름을 사용하면 웨이퍼 전체에 완벽에 가까운 EUV 패턴 전사 균일도를 구현할 수 있다.

어플라이드는 ‘Sym3 Y’ 식각 시스템도 소개했다. Sym3 Y 식각 시스템을 사용하면 고객들은 동일 챔버에서 박막 식각·증착이 가능해 웨이퍼를 식각하기 전에 EUV 패턴을 개선할 수 있다. Sym3 챔버는 EUV 레지스트 물질을 완만하게 제거한 다음 ‘확률적 오류’로 발생한 패턴 가변성을 보상해 평준화하는 고유의 방식으로 박막을 재증착한다. 개선된 EUV 패턴은 수율을 높이고 반도체의 전력과 성능을 증대시킨다.

이와 더불어 어플라이드는 ‘프로비전(PROVision) 전자빔(eBeam)’ 계측 기술을 선보였다. 이 기술은 전체 웨이퍼에 걸쳐 멀티레이어 칩 내부를 자세히 측정할 수 있기 때문에 EUV 패턴 선폭을 정밀하게 계측한다. 다른 계측 기술로는 진단이 불가능한 ‘엣지 배치 오류’를 해결할 수 있어 고객에게 도움을 주고 있다.

 

3D GAA 트랜지스터 엔지니어링

새롭게 부상한 GAA 트랜지스터는 3D 설계 기술과 DTCO 레이아웃 혁신으로 2D 공정미세화를 보완, 2D 공정미세화 한계 속에서도 로직 집적도를 빠르게 높일 수 있다. 또 신 재료공학 덕분에 GAA 트랜지스터의 전력과 성능도 동시에 향상되고 있다.

기존 핀펫에서 트랜지스터의 전기적 경로를 형성하는 수직 채널은 리소그래피와 식각으로 형성되는데, 이 과정에서 고르지 않은 채널 너비가 발생한다. 이 같은 불균일한 채널 너비는 전력과 성능에 악영향을 끼쳐 고객들이 GAA로 전환하는 주된 이유가 된다.

GAA 트랜지스터는 핀펫 트랜지스터를 90도 회전해 채널을 수직이 아닌 수평으로 바꾼 모습과 유사하다. GAA 채널은 에피택시와 선택적 박막 제거 공정으로 형성된다. 고객들은 이 기술로 배선폭과 균일성을 정밀하게 엔지니어링 해 최적의 전력과 성능을 구현할 수 있다.

GAA 트랜지스터 제조의 주된 어려움은 채널 사이 공간이 약 10나노미터(㎚)에 불과하고, 아주 작은 공간 내 채널 4면 모두에 멀티레이어 게이트 산화물과 메탈 게이트 스택을 증착해야 한다는 점이다.

AMAT는 게이트 산화물 스택을 위해 ‘IMS’ 시스템을 개발했다. 게이트 산화물 두께가 얇아질수록 구동 전류와 트랜지스터 성능이 높아진다. 하지만 동시에 누설 전류 또한 높아져 전력 낭비와 발열이 발생한다. IMS 시스템은 산화물 두께를 종전 대비 1.5옹스트롬(Å, 원자 사이의 거리를 재는 데 쓰이는 길이의 단위, 1Å=0.1㎚)까지 줄였다. 이를 통해 반도체 업체는 게이트 누설 증가 없이 성능을 높이거나, 성능은 그대로 유지한 채 게이트 누설을 10분의 1 이상 줄일 수 있다. 이 IMS 시스템은 원자층 증착(ALD)과 열처리 공정, 플라즈마 처리 공정, 계측을 하나의 고(高)진공 시스템으로 통합했다.

AMAT는 GAA 메탈 게이트 스택 엔지니어링을 위한 IMS 시스템도 선보였다. 고객이 이 시스템을 이용하면 게이트 두께를 조절해 문턱 전압을 튜닝할 수 있다. 이를 통해 각종 모바일 디바이스부터 고성능 서버에 이르는 다양한 분야에서 필요한 컴퓨팅 성능을 구현할 수 있다. 이 IMS 시스템은 고도의 진공 상태로 공정을 수행해 대기에 노출되어 생기는 오염을 최소화한다.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • [인터넷 신문 등록 사항] 명칭 : ㈜한국정보통신신문사
  • 등록번호 : 서울 아04447
  • 등록일자 : 2017-04-06
  • 제호 : 정보통신신문
  • 대표이사·발행인 : 함정기
  • 편집인 : 이민규
  • 편집국장 : 박남수
  • 서울특별시 용산구 한강대로 308 (한국정보통신공사협회) 정보통신신문사
  • 발행일자 : 2024-04-26
  • 대표전화 : 02-597-8140
  • 팩스 : 02-597-8223
  • 청소년보호책임자 : 이민규
  • 사업자등록번호 : 214-86-71864
  • 통신판매업등록번호 : 제 2019-서울용산-0472호
  • 정보통신신문의 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재·복사·배포 등을 금합니다.
  • Copyright © 2011-2024 정보통신신문. All rights reserved. mail to webmaster@koit.co.kr
한국인터넷신문협회 인터넷신문위원회 abc협회 인증 ND소프트